

Opdracht week 2 – poorten

Inleiding

De opdracht voor deze week is het ontwerpen van een schakeling met vier ingangen en twee uitgangen. Het geheel kan gezien worden als twee schakelingen (dus totaal twee uitgangen) en beide schakelingen gebruiken dezelfde vier ingangen. De schakelingen moeten het volgende doen:

- De eerste schakeling moet een 1 afgeven als MEER dan twee ingangen 1 zijn, anders moet de schakeling een 0 afgeven.
- De tweede schakeling moet een 1 afgeven als er PRECIES twee ingangen 1 zijn, anders moet de schakeling een 0 afgeven.

Leerdoelen

De leerdoelen van deze opdracht zijn:

- Opstellen van een waarheidstabel voor de functies.
- Ontwerpen (synthese) van een schakeling met poorten vanuit een waarheidstabel.
- Invoeren van het ontworpen schema.
- Simuleren van het ingevoerde schema.
- Testen van het ingevoerde schema.

Opdrachten

De volgende opdrachten moeten gedaan worden:


- a) Stel één waarheidstabel op voor de bovenstaande schakelingen met daarin de ingangen en de twee uitgangen. Laat de tabel controleren door de docent.
- b) Bepaal bij elk van de twee schakelingen hoeveel combinaties van deingangssignalen de uitgangswaarden een 1 zijn. (Je kan dat uitrekenen!)
- c) Haal van BlackBoard het zip-bestand `poorten.zip` binnen en pak het uit in `H:\QUARTUS\INLDIG`. Het zip-bestand bevat het Quartus-project `poorten`.
- d) Voer het schema voor de schakelingen in. Hiervoor moet je een bestand aanmaken met de naam `poorten.bdf`. *De beide schakelingen moet je in één schema-bestand onderbrengen* (zie ook Opmerkingen).
- e) Simuleer het schema met ModelSim. Beide schakelingen moeten ingevoerd zijn voordat gesimuleerd kan worden.
- f) Compileer het schema en laadt het in het DE0-experimenteerbord.
- g) Test het ontwerp op het DE0-experimenteerbord.

Opmerkingen

Voor beide schakelingen moet je voor de ingangen weer de namen SW3, SW2, SW1 en SW0 gebruiken, als uitgangen moet je weer de namen LEDG0 en LEDG1 gebruiken. Gebruik in geen geval de namen SW7, SW6, SW5 en SW4.

Let op: elke schakelaar (inputs) kan je maar één keer in je schema invoeren.

Let op: je mag **geen** poorten gebruiken uit de maxplus2-bibliotheek! Die worden niet ondersteund op de gebruikte chip. Zie figuur 1. Je krijgt bij simulatie dan een foutmelding, zie figuur 2.



Figuur 1: Overzicht beschikbare componentenbibliotheek.

```
Transcript
# -- Loading package std_logic_1164
# -- Compiling entity poorten
# -- Compiling architecture bdf_type of poorten
# ** Error: poorten.vhd(47): near "OUT": expecting FUNCTION or PROCEDURE or IMPURE or PURE
# ** Error: C:/altera/13.0sp1/modelsim_ase/win32aloem/vcom failed.
# Error in macro ./tb_poorten.do line 26
# C:/altera/13.0sp1/modelsim_ase/win32aloem/vcom failed.
#   while executing
#   "vcom -93 -work work $vhd_file"
#   ("foreach" body line 3)
#   invoked from within
#   "foreach vhd_file [ glob *.vhd ] {
#     #puts $vhd_file
#     vcom -93 -work work $vhd_file
#   }"
ModelSim>
<No Design Loaded>    <No Context>
```

Figuur 2: Foutmelding in ModelSim na gebruik van de maxplus2-bibliotheek.